(12)特許協力条約に基づいて公開された国際出願 Rec'd PC I/P IO

(19) 世界知的所有権機関 国際事務局

(43) 国際公開日 2004年2月5日(05.02.2004)

PCT

(10) 国際公開番号

(51) 国際特許分類7:

WO 2004/012272 A1

H01L 29/82, 43/08, 27/105

(21) 国際出願番号:

PCT/JP2003/009438

(22) 国際出願日:

2003 年7 月25 日 (25.07.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

Љ 特願2002-217336 2002年7月25日(25.07.2002) 特願2003-86145 2003年3月26日(26.03.2003)

- (71) 出願人(米国を除く全ての指定国について): 科学技術 振興事業団 (JAPAN SCIENCE AND TECHNOLOGY CORPORATION) [JP/JP]; 〒332-0012 埼玉県 川口市 本町四丁目 1 番 8 号 Saitama (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 菅原 聡 (SUG-AHARA, Satoshi) [JP/JP]; 〒231-0821 神奈川県 横


浜市 中区本牧原21-1-603 Kanagawa (JP). 田中 雅明 (TANAKA, Masaaki) [JP/JP]; 〒336-0921 埼玉県 さい たま市 緑区井沼方647-6-201 Saitama (JP).

- (74) 代理人: 平木 祐輔 , 外(HIRAKI,Yusuke et al.); 〒 105-0001 東京都港区 虎ノ門一丁目17番1号 虎ノ門5 森ビル 3階 Tokyo (JP).
- (81) 指定国(国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国(広域): ARIPO 特許 (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB,

[続葉有]

(54) Title: SPIN TRANSISTOR USING SPIN FILTER EFFECT AND NONVOLATILE MEMORY USING SPIN TRANSISTOR

(54) 発明の名称: スピンフィルタ効果を用いたスピントランジスタ及びスピントランジスタを用いた不揮発性メモリ



(57) Abstract: A spin transistor comprising a spin injector for injecting carriers, as hot carriers, having a spin parallel to the spin band constituting the band edge of a first ferromagnetic barrier layer from a first nonmagnetic electrode into a second nonmagnetic electrode layer and a spin analyzer for conducting, by the spin split at the band edge of a second ferromagnetic barrier layer, the hot carriers to a third nonmagnetic electrode when the direction of the spin of the spin-polarized hot carriers injected into the second nonmagnetic electrode is parallel to the direction of the spin of the spin band at the band edge of the second ferromagnetic barrier layer and not conducting the hot carriers to the third nonmagnetic electrode when the direction of the spin of the spin-polarized hot carriers is anti-parallel to the direction of the spin injected into the second magnetic electrode. A storage device using the spin transistor is also disclosed.



GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

添付公開書類:

— 国際調査報告書

(57) 要約:

第1の非磁性電極から第1の強磁性障壁層のバンド端を構成するスピンバンドと平行なスピンを有するキャリアを第2の非磁性電極層へホットキャリアとして注入するスピンインジェクタと、第2の強磁性障壁層のバンド端におけるスピン分裂によって、前記第2の非磁性電極に注入されたスピン偏極ホットキャリアのスピンの向きと前記第2の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きが平行な場合には、前記ホットキャリアを第3の非磁性電極に伝導させ、反平行な場合には、前記ホットキャリアを前記第3の非磁性電極に伝導させないスピンアナライザとを有するスピントランジスタ、及び該スピントランジスタを用いた記憶素子を提供する。



明 細 書

スピンフィルタ効果を用いたスピントランジスタ及びスピントランジスタを用いた不揮発性メモリ

技術分野

本発明は、新規なトランジスタに関し、より詳細にはキャリアのスピンの向きに依存する出力特性を有するトランジスタ及びそれを用いた不揮発性記憶回路(不揮発性メモリ)に関する。

背景技術

従来、マイクロコンピュータに代表される電子機器に使用する半導体メモリとして、動作速度および集積度の観点からDRAM(Dynamic Random Access Memory)が主に用いられてきた。しかし、DRAMでは、記憶保持のためにエネルギーが消費されること、および電源を切った場合に記憶内容が失われるなどの問題点から、近年の省エネルギー化の要求やモバイル機器への対応は難しい。このような要求に応じるためには、高速・高集積度・低消費電力といった特徴に加え、新たに不揮発性といった特徴を合わせ持つ新規なメモリが必須となる。

MRAM(Magnetoresistive Random Access Memory)は、DRAMと同等の動作速度、集積度を実現するのみならず、不揮発といった特徴を有する次世代メモリとして注目を集めている。MRAMでは、強磁性体の磁化の向きによって情報を記憶し、この磁化の向きによる情報をスピンバルブ素子における巨大磁気抵抗効果又は強磁性トンネル接合(MTJ:Magnetic Tunn




el Junction)におけるトンネル磁気抵抗(TMR:Tunneling Magnetoresistance)効果などにより電気的に読み出す。MRAMでは強磁性体を用いているためにエネルギーを消費することなく不揮発に情報を保持することができる。

第17図は、MTJを用いたMRAMの代表的なセル構成を示す図である。第17図(A)に示すように、MRAMは、1つのMTJと1つのMOS(Metal Oxide Semiconductor)トランジスタとにより1ビットのメモリセルが構成される。MOSトランジスタのゲートを読み出し用ワード線に接続し、ソースを接地し、ドレインをMTJの一端に接続し、MTJの他端をビット線に接続する。

第17図(B)に示すように、MTJは、薄い絶縁膜を2つの強磁性電極で挟み込んだトンネル接合構造を有しており、2つの強磁性電極間の相対的な磁化の向きによってトンネル抵抗が異なるTMR効果を有する。特に、2つの強磁性電極間が平行磁化を持つ場合と、反平行磁化を持つ場合とのTMRの変化率をTMR比と呼び、TMR効果の評価に用いる。

MRAMではMTJの磁化状態、すなわち、2つの強磁性電極間の相対的な磁化の向きを、ビット線とこれに直交する書き換え用ワード線(図示せず)のそれぞれに流す電流により誘起される磁場の合成磁場によってで磁化又は反平行磁化とすることによって情報を記憶する。

特定のセル内に記憶された記憶情報を読み出す場合には、セルに接続される特定の読み出し用ワード線に電圧を印加してMOSトランジスタを導通させ、セルに接続される特定のビット線からMT」に読み出し用の電流(以下、「駆動電流」と称する)を流し、TMR効果に基づくMT」の電圧降下を出力電圧として検出することにより記憶された情報を読み出す。



発明の開示

MTJを用いたMRAMは、強磁性体を用いていることから不揮発、低消費電力、高速といった特徴を有し、さらに、セル構造が簡単であることから高密度集積化に適している。MRAMは次世代不揮発性メモリとして期待されているが、これを実現するためには以下のような解決しなければならない課題がある。

- (1) MTJでは平行磁化、反平行磁化の磁化状態に対応して2値の抵抗値を取る。MRAMでは、MTJに駆動電流を流して出力電圧としてこの抵抗値を検出する。従って、高い出力電圧を得るためにはMTJの絶縁膜の厚さを調節してトンネル抵抗を最適化する必要がある。但し、TMR比も絶縁膜の厚さに依存するため、トンネル抵抗の最適化に関して制限が加わる。
- (2) さらに、正確に情報の記憶内容を読み出すためには、TMR比を大きく取り、平行磁化と反平行磁化の2つの磁化状態間における出力電圧の比を大きくする必要がある。高いTMR比を実現するためには、スピン分極率の大きな強磁性体を用い、絶縁層の形成方法、材料、膜厚等の最適化が必要である。
- (3) MTJを用いたMRAMでは、動作速度を上げるために、MTJに加えるバイアスを大きくする必要がある。しかし、MTJには、強磁性電極間に生じる電圧降下が大きくなるとTMR比が減少するという原理的に避けられない問題がある。すなわち、TMRによる出力電圧の変化率はMTJに生じる電圧降下が大きくなるにしたがって小さくなる。この現象は、TMR効果そのものに基因しており、TMR効果のみによって磁化の状態を読み出す限り避けるのは難しい。

以上の課題をまとめると、MTJでは記憶された情報を高感度に検出

するためには、MTJのインピーダンス(接合抵抗)を調節して出力電圧の大きさを最適化する必要があり、さらに、TMR比を大きく取り、平行磁化と反平行磁化の2つの磁化状態間における出力信号の比を大きくする必要がある。また、バイアスによってTMR比が減少しないようにTMR比の耐バイアスが必要となる。

従って、記憶素子の特性に関係なく、出力信号を記憶素子以外の周辺 回路によって自由に設計することができれば、上記課題はすべて解決す ることができる。

本発明は、トランジスタ内に含まれる強磁性体に磁化状態によって情報を記憶し、キャリアのスピンの向きに依存するトランジスタの出力特性を用いて情報を読み出す不揮発性メモリを提供することを目的とする。

本発明の一観点によれば、スピンフィルタ効果によってスピン偏極ホットキャリアを注入するスピンインジェクタと、この注入された前記スピン偏極ホットキャリアをスピンフィルタ効果によって選別するスピンアナライザと、を有することを特徴とするトランジスタが提供される。 従って、スピン偏極ホットキャリアのスピンの向きによりトランジスタの出力特性を制御することができる。

前記スピンインジェクタは、第1の強磁性障壁層と、この第1の強磁性障壁層の一端面に接合した第1の非磁性電極層と、上記第1の強磁性障壁層の他端面に接合した第2の非磁性電極層とを有することが好ましい。

前記スピンアナライザは、第2の強磁性障壁層と、この第2の強磁性障壁層の一端面に接合した前記第2の非磁性電極層と、上記第2の強磁性障壁層の他端面に接合した第3の非磁性電極層とを有しており、かつ、前記スピンインジェクタと前記第2の非磁性電極層を共通にしていることが好ましい。

第1及び第2の強磁性障壁層は、絶縁性の強磁性半導体又は強磁性絶縁体を含んで構成され、これら強磁性障壁層のエネルギーバンド端はスピン分裂によってアップスピンバンドまたはダウンスピンバンドのいずれか一方によって構成されることが好ましい。前記第2の非磁性電極層の厚さは、該第2の非磁性電極層におけるスピン偏極ホットキャリアの平均自由行程以下の厚さであることが好ましい。

前記スピンインジェクタは、前記第1の強磁性障壁層のバンド端を構成するスピンバンドと平行なスピンを有するキャリアに対して、トンネル確率が大きく、反平行のスピンを有するキャリアに対してトンネル確率が小さい。従って、前記第1の非磁性電極から前記第1の強磁性障壁層のバンド端を構成するスピンバンドと平行なスピンを有するキャリアを前記第2の非磁性電極層へホットキャリアとして注入することができる。

一方、前記スピンアナライザは、前記第2の強磁性障壁層のバンド端におけるスピン分裂によって、前記第2の非磁性電極に注入された前記スピン偏極ホットキャリアのスピンの向きと前記第2の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きとが平行の場合に、前記スピン偏極ホットキャリアを前記第3の非磁性電極層に伝導させるが、前記スピン偏極ホットキャリアと前記第2の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きが反平行の場合には、前記スピン偏極ホットキャリアを前記第3の強磁性電極に伝導させない。

従って、同一のバイアス下にあっても前記トランジスタの出力特性は前記第1の強磁性障壁層と前記第2の強磁性障壁層の相対的な磁化の向きに依存し、第1の強磁性障壁層と第2の強磁性障壁層が平行磁化を持つ場合には電流伝送率または電流増幅率が大きく、反平行磁化の場合では電流伝送率または電流増幅率は小さい。

また、前記第1の強磁性障壁層に対する前記第2の強磁性障壁層の相対的な磁化の向きによって情報を記憶し、この磁化状態に依存する上記トランジスタの前記出力特性によって情報を読み出す不揮発性記憶回路が提供される。この記憶回路では上記トランジスタ単体でメモリセルを構成することができる。

本発明の他の観点によれば、強磁性体を含み、キャリアのスピンの向きに依存する出力特性を有するスピントランジスタを用いて、前記強磁性体の磁化方向によって情報を記憶する手段と、前記出力特性から前記スピントランジスタ内に記憶された情報を電気的に読み出す手段とを有することを特徴とする不揮発性記憶回路が提供される。

前記スピントランジスタは、磁化の向きを独立に制御できる強磁性体 (以下,「フリー層」と称する)、磁化の向きを変化させない強磁性体(以 下,「ピン層」と称する)を少なくとも1つずつ有しており、前記フリー 層の磁化の向きと前記ピン層の磁化の向きとが同じである第1の状態と、 磁化の向きが異なる第2の状態とを記憶情報として保持することが好ま しい。

前記スピントランジスタは、スピン偏極キャリアを注入する第1の電極構造及び前記スピン偏極キャリアを受け入れる第2の電極構造と、前記第1の電極構造から前記第2の電極構造へ伝導するスピン偏極キャリアの量を制御する第3の電極構造とを備えており、前記ピン層と前記フリー層とは前記第1から第3までの電極構造のいずれかに含まれていることが好ましい。

マトリックス状に配置された上記スピントランジスタと、前記第3の電極構造に接続されるワード線と、前記第1の電極構造を接地する第1の配線と、前記第2の電極構造に接続されるビット線とを有する記憶回路が提供される。複数本のワード線が列方向に延在し、これと交差する



方向 (行方向) に複数本のビット線が延在する。 ワード線とビット線と の交点の近傍に上記スピントランジスタが配置される。

上記記憶回路では、前記スピントランジスタ上で互いに電気的に絶縁された状態で交差する第1の別配線及び第2の別配線とに電流を流すことにより誘起される磁場により、前記フリー層の磁化を反転させ、前記フリー層と前記ピン層との間の相対的な磁化状態を変化させ情報を記憶する(又は書き換える)ことができる。

前記第1の別配線および前記第2の別配線、又は、前記第1の別配線 又は前記第2の別配線のいずれか一方に代えて、前記ワード線および前 記ピット線、又は、前記ワード線又は前記ピット線のいずれか一方を用 いることも可能である。

上記記憶回路では、前記スピントランジスタ内に含まれる前記フリー 層と前記ピン層とが平行磁化を持つ場合における、前記スピントランジ スタにおける出力特性に基づき、情報の読み出しを行うことができる。

さらに、上記記憶回路において、それぞれのビット線の一端に出力端子が形成され、それぞれのビット線から分岐し負荷を介して電源に接続する第2の配線が設けられた記憶回路が提供される。

この場合では、前記フリー層と前記ピン層との相対的な磁化状態に依存する前記スピントランジスタの前記第1と第2の電極構造間に生じる電流による前記負荷の電圧降下に基づいて得られる出力電圧により、情報の読み出しを行うことができる。

上記回路を用いれば、トランジスタ内の磁化状態に応じた出力電圧を 負荷と電源により設計できる高集積密度で高速な不揮発性記憶回路を提 供できる。

図面の簡単な説明



第1図は、本実施の形態によるスピンフィルタトランジスタの構成を示す図であり、第1図(A)は模式的な断面図であり、第1図(B)は、第1図(A)に示す構成の伝導バンド(または価電子バンド)のエネルギーバンド図であり、障壁層におけるスピンバンドのスピンの向きを併せて示した図である。

第2図は、本実施の形態によるスピンフィルタトランジスタのエミッタ (第1の非磁性電極層)、ベース (第2の非磁性電極層)、コレクタ (第3の非磁性電極層) 間にベース接地バイアス電圧を加えた場合のエネルギーバンド図であり、第2図(A)は第1及び第2の強磁性障壁層の磁化の向きが互いに平行な場合、第2図(B)は第1及び第2の強磁性障壁層の磁化の向きが互いに反平行な場合である。

第3図は、本実施の形態によるスピンフィルタトランジスタのベース接地における静特性を示す図である。横軸は、図面上右方向にコレクターベース電圧V_{CB}、左方向にエミッターベース電圧V_{EB}を示し、縦軸は、エミッタ電流I_E、ベース電流I_B、コレクタ電流I_Cを示している。第3図(A)は、エミッタとコレクタの強磁性障壁層間の磁化状態が平行磁化の場合の特性を、第3図(B)は、反平行磁化の場合の特性を示している。

第4図(A)は、本実施の形態によるスピンフィルタトランジスタ 1 を用いたメモリセルの一構成例を示す図である。第4図(B)はメモリ回路の一構成例を示す図である。第4図(C)の縦軸はコレクタ電流 I_c 、横軸はコレクターエミッタ間電圧 V_{cE} を表し、スピンフィルタトランジスタ 1 の I_c $-V_{cE}$ 特性と、負荷抵抗による負荷直線を同一の図の上に示したものである。

第5図(A)は、電流駆動型スピントランジスタの出力特性の例を模式 的に示す図であり、第5図(B)は、電圧駆動型スピントランジスタの



出力特性の例を模式的に示す図である。

第6図(A)は、本実施の形態による電圧駆動型スピントランジスタを用いたメモリセルの一構成例を示す図である。第6図(B)はメモリ回路の一構成例を示す図である。第6図(C)の縦軸はドレイン電流 I_D 、横軸はドレインーソース間電圧 V_D sを表し、電圧駆動型スピントランジスタ150の I_D — V_D s特性と、能動負荷による負荷曲線を同一の図の上に示したものである。

第7図は、ホットエレクトロントランジスタ型のスピントランジスタの 構成例を示すエネルギーバンド図である。

第8図は、熱放出注入を用いたホットエレクトロントランジスタ型のスピントランジスタの構成例を示すエネルギーバンド図である。

第9図は、スピンフィルタ効果を用いたホットエレクトロントランジス タ型のスピントランジスタの構成例を示すエネルギーバンド図である。

第10図は、トンネルベーストランジスタ型のスピントランジスタの 構成例を示すエネルギーバンド図である。

第11図は、MOSトランジスタ型のスピントランジスタの構成例を 示す断面構造図である。

第12図は、変調ドープトランジスタ型のスピントランジスタの構造 例を示す断面構造図である。

第13図は、強磁性半導体チャネルを有するMOSトランジスタ型の スピントランジスタの構成例を示す断面構造図である。

第14図は、強磁性ソースと強磁性ドレインとの間に設けられた非磁性 性絶縁性トンネル障壁に対して、ゲート絶縁膜とゲート電極を設けた構 成を有するスピントランジスタの構成例を示す断面構造図である。

第15図は、強磁性ソースと強磁性ドレインまたは非磁性ドレインと の間に設けられた絶縁性強磁性トンネル障壁に対して、ゲート絶縁膜と



ゲート電極を設けた構成を有するスピントランジスタの構成例を示す断 面構造図である。

第16図(A)は共通ソース構成を有するメモリセルの構成例を示す 図である。

第16図(B)は、共通ソース構成を有するメモリセルの断面構造例を示す図である。

第17図(A)は、MTJを用いた一般的なMRAMの構成を示す図であり、第17図(B)は、MTJの動作原理を示す図である。

発明を実施するための最良の形態

本発明に係るトランジスタは、特定のスピンの向きを有するスピン偏極ホットキャリアを注入するスピンインジェクタと、この注入されたスピン偏極ホットキャリアを、そのスピンの向きに応じて選別するスピンアナライザとを有している。スピンインジェクタは、Fowler「Nordheim」を有する第1の強磁性障壁層と、第1の強磁性障壁層の一端面に接合した第1の非磁性電極層と、第1の強磁性障壁層の他端面に接合した第2の非磁性電極層とを有している。スピンアナライザは、第2の強磁性障壁層と、第2の強磁性障壁層の一端面に接合した第2の非磁性電極層と、第2の強磁性障壁層の他端面に接合した第3の非磁性電極層と、第2の強磁性障壁層の他端面に接合した第3の非磁性電極層と、第2の強磁性障壁層の他端面に接合した第3の非磁性電極層となっている。第2の非磁性電極層の厚さは、この非磁性電極層におけるスピン偏極ホットキャリアの平均自由行程以下の厚さであることが好ましい。

すなわち、上記構成を、公知のホットエレクトロントランジスタの構成と比較すると、第1の非磁性電極層と第1の強磁性障壁層とがエミッ



タ及びエミッタ障壁に対応し、第2の非磁性電極層がベースに対応し、 第2の強磁性障壁層と第3の非磁性電極層とがコレクタ障壁とコレクタ に対応する。

第1及び第2の強磁性障壁層は、絶縁性の強磁性半導体又は強磁性絶縁体を含んで構成される。これらの強磁性障壁層のエネルギーバンドは、磁気的な交換相互作用によりスピン分裂しており、バンド端ではこのスピン分裂によってアップスピンバンドのみ、あるいはダウンスピンバンドのみが存在する。また、一方のスピンバンドのみが存在するエネルギー幅をスピン分裂幅と呼ぶ。

スピンインジェクタのスピンフィルタ効果においては、第1の強磁性障壁層に第1の非磁性電極層と第2の非磁性電極層とを介して電圧を印加して生じさせるFowler-Nordheim(FN)トンネル又はダイレクトトンネル等のトンネル効果において、第1の非磁性電極層のキャリアのうち第1の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きに一致したスピンの向き(キャリアが電子の場合では、第1の強磁性障壁層の磁化と反平行となるスピンの向きを、キャリアが正孔の場合では、第1の強磁性障壁層の磁化と平行となるスピンの向きを指す。)を有するキャリアのトンネル確率が大きく、一致しないスピンの向き(キャリアが電子の場合では、第1の強磁性障壁層の磁化と平行となるスピンの向きを、キャリアが正孔の場合では、第1の強磁性障壁層の磁化と反平行となるスピンの向きを指す。)を有するキャリアのトンネル確率が小さいことを利用している。

スピンアナライザのスピンフィルタ効果は、第2の強磁性障壁層のスピン分裂したバンドにスピンインジェクタからスピン偏極ホットキャリアを注入する場合において、注入されたスピン偏極ホットキャリアのスピンの向きと第2の強磁性障壁層のバンド端におけるスピンバンドのス

ピンの向きとが平行の場合(第1と第2の強磁性障壁層が平行磁化)に、スピン偏極ホットキャリアは第2の強磁性層のスピンバンド内を伝導して第3の非磁性電極層に到達するが、スピン偏極ホットキャリアと第2の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きが反平行の場合(第1と第2の強磁性障壁層が反平行磁化)には、スピン偏極ホットキャリアは第2の強磁性障壁層を伝導することができないことを利用する。

上記構成によれば、第1の強磁性障壁層のバンド端におけるスピンバ ンドのスピンの向きと平行なスピンの向きを有する第1の非磁性電極層 内のキャリアがFowler-Nordheimトンネルやダイレクト トンネル等のトンネル効果によって第2の非磁性電極層にスピン偏極ホ ットキャリアとして注入される。このとき、注入されたスピン偏極ホッ トキャリアのエネルギーが、第2の強磁性障壁層のバンド端におけるス ピンバンド端のエネルギーより大きく、スピンバンド端にスピン分裂幅 を加えたエネルギーよりも小さくなるように上記トランジスタをバイア スしておく。第2の非磁性電極層の厚さは、第2の非磁性電極層内にお けるスピン偏極ホットキャリアの平均自由行程以下の厚さであるから、 注入されたスピン偏極ホットキャリアは、エネルギーを失うことなく、 第2の強磁性障壁層に到達する。加えて、スピン偏極ホットキャリアの エネルギーは、第2の強磁性障壁層のバンド端におけるスピンバンド端 のエネルギーより大きく、このスピンバンド端にスピン分裂幅を加えた エネルギーよりも小さいエネルギーを有するため、注入されたスピン偏 極ホットキャリアのスピンの向きが第2の強磁性障壁層のバンド端にお けるスピンバンドのスピンの向きと平行である場合には、スピン偏極ホ ットキャリアは第2の強磁性障壁層内に発生している電界によって、こ のスピンパンド内を伝導し、第3の非磁性電極層に輸送され、第3の非



磁性電極層と第1の非磁性電極層の間を流れる電流となる。

一方、注入されたスピン偏極ホットキャリアのスピンの向きが第2の 強磁性障壁層のバンド端におけるスピンバンドのスピンの向きと反平行 である場合には、スピン偏極ホットキャリアは第2の非磁性電極層と第 2の強磁性障壁層の界面で散乱(または反射)され、第2の非磁性電極層 と第1の非磁性電極層との間に流れる電流となる。

このように、第1の強磁性障壁層と第2の強磁性障壁層との相対的な 磁化の向きが平行か反平行かによって、第1の強磁性障壁層を流れる電 流を、第2の強磁性障壁層を介し、第3の非磁性電極層と第1の非磁性 電極層の間を流れる電流に、または、第2の非磁性電極層と第1の非磁 性電極層との間に流れる電流に切り替えることができる。すなわち、第 1の強磁性障壁層と第2の強磁性障壁層の相対的な磁化の向きによって、 第2の強磁性障壁層を介して流れる電流を制御することができる。周知 のベース接地、または、エミッタ接地のホットエレクトロントランジス タやバイポーラトランジスタの動作と対比させれば、コレクタ電流をベ ース電流によって制御することに対応するが、本実施の形態によるトラ ンジスタでは、ベース電流によるコレクタ電流の電流増幅率を第1の強 磁性障壁層と第2の強磁性障壁層との相対的な磁化の向きによって制御 することができる。すなわち、本実施の形態によるトランジスタは、電 流増幅率を制御できるトランジスタであり、ベース電流(または第1及 び第2の非磁性電極間のバイアス電圧)のみならず、第1の強磁性障壁 層と第2の強磁性障壁層の相対的な磁化の向きによってもコレクタ電流 を制御することができる。

また、第1の強磁性障壁層と第2の強磁性障壁層の保磁力を変えておくか、一方の磁化の向きを固定しておけば、第1の強磁性障壁層と第2の強磁性障壁層のうちのいずれか一方の磁化の向きが反転する適切な強



度の磁場を印加することによって、第1の強磁性障壁層と第2の強磁性障壁層との相対的な磁化の向きを平行または反平行のいずれかに任意に変更できる。すなわち、トランジスタ内に情報を記憶させることができる。

従って、上記トランジスタを用いてメモリセルを構成することができる。本実施の形態によるトランジスタを用いた不揮発性メモリの一例について以下に説明する。本実施の形態によるトランジスタの第2の非磁性電極層をワード線に接続し、トランジスタの第3の非磁性電極層をビット線に接続し、トランジスタの第3の非磁性電極層をビット線を電源に接続し、トランジスタの第1の非磁性電極層にバイアスを加え、特定のワード線を選択して出力電圧(第3の非磁性電極端に生じる電圧)を検出すれば、出力電圧は、トランジスタの第1の強磁性障壁層と第2の強磁性障壁層の相対的な磁化の向きに応じて変化する。すなわち、相対的な磁化の向きが平行の場合には、出力電圧が小さくなり、相対的な磁化の向きが平行の場合には出力電圧が大きくなる。従って、記憶された情報を、出力電圧の大小により読み出すことができる。

上記不揮発性メモリは、本実施の形態によるトランジスタをエミッタ接地トランジスタとして使用し、コレクタに電源と負荷を付加し、コレクタ電圧を出力電圧とするから、電源電圧と負荷といった周辺回路によって第1と第2の強磁性障壁層が平行磁化である場合の出力電圧と、反平行磁化である場合の出力電圧を所望の値に設計できる。従って、上記不揮発性メモリを用いれば、MTJを用いたMRAMにおける、トンネル抵抗が小さく出力電圧が小さいという問題点並びにTMR比が小さく記憶情報を判別しにくいという問題点、さらに、印加バイアスによって出力電圧の比が小さくなるという問題点を解決することができる。



以下、上記トランジスタの構成及び動作について図面に参照しつつ詳細に説明する。尚、以下の説明を分かりやすくするため、本実施の形態によるトランジスタをスピンフィルタトランジスタと称する。

第1図は、本実施の形態によるスピンフィルタトランジスタの構成を示す図であり、第1図(A)は模式的な断面図であり、第1図(B)は、第1図(A)に示す構成の伝導バンド(又は価電子バンド)のエネルギーバンド図であり、障壁層におけるスピンバンドのスピンの向きを併せて示した図である。但し、キャリアが正孔であればバンド端におけるスピンの向きと磁化の向きは一致するが、キャリアが電子であればバンド端におけるスピンの向きと磁化の向きは逆向きとなる。

本実施の形態によるスピンフィルタトランジスタ1は、第1の強磁性障壁層2と、第1の強磁性障壁層2の一端面に接合した第1の非磁性電極層3と、第1の強磁性障壁層2の他端面に接合した第2の非磁性電極層4とを有して構成されるスピンインジェクタ5と、第2の強磁性障壁層6と、第2の強磁性障壁層6の一端面に接合した第2の非磁性電極層4と、第2の強磁性障壁層6の他端面に接合した第3の非磁性電極層7とを有して構成されるスピンアナライザ8と、を有して構成されている。第1図(A)から明らかなように、スピンインジェクタ5とスピンアナライザ8とは、第2の非磁性電極層4を共通にしている。

第1、第2及び第3の非磁性電極層3、4及び7として、非磁性金属、 n型非磁性半導体又はp型の非磁性半導体を用いることができる。また、 第2の非磁性電極層4の厚さは、スピンインジェクタから注入されたスピン偏極ホットキャリアの非磁性電極層4内における平均自由行程以下 にすることが好ましい。平均自由行程よりもベース幅を短くすることに より、電流伝送率を0.5以上にすることが可能となり、電流増幅作用 を得ることができる。



第1及び第2の強磁性障壁層2、6としては、絶縁性の強磁性半導体 又は強磁性絶縁体を用いることができる。強磁性障壁層のエネルギーバ ンドは、磁気的な交換相互作用によりスピン分裂しており、バンド端で は、アップスピンのみ、あるいはダウンスピンのみが存在するエネルギ ー領域ができる。このスピン偏極したバンドはスピンバンドと呼ばれ、 また、このエネルギー領域幅をスピン分裂幅Δと呼ぶ。

第1図(B)に示すように、強磁性障壁層 2、6に矢印↑を付して示した実線は、アップスピンの存在できるバンドの端部、すなわち、アップスピンバンド端 9であり、一方、矢印↓を付して示した実線は、ダウンスピンの存在できるバンドの端部、すなわち、ダウンスピンバンド端 1 0 である。第1図(B)におけるアップスピンスンド端 9 とダウンスピンバンド端 1 0 との間は、アップスピンのみが存在できる領域である。また、ダウンスピンバンド端 1 0 よりも高いエネルギーを有する領域は、アップスピンとダウンスピンとの両方が存在できる領域である。第1図(B)は、アップスピンのスピンバンドがダウンスピンのスピンバンドよりも低い場合を例示しているが、これとは逆の状態も可能である。

第1の強磁性障壁層 2 は、第1の非磁性電極層 3 と第 2 の非磁性電極層 4 とに印加する電圧によって、Fowler-Nordheimトンネル(以後、FNトンネルと称する。)又はダイレクトトンネル等のトンネル効果によって第1の非磁性電極層 3 から第 2 の非磁性電極層 4 へキャリアの透過が可能な厚さを有している。尚、ダイレクトトンネルとは、キャリアが薄いポテンシャル障壁を直接透過する現象を言う。また、FNトンネルとは、ある印加電圧まではダイレクトトンネルによるトンネル電流が無視でき、ある値以上の電圧を印加することによって生じるポテンシャル障壁上部の三角ポテンシャルをキャリアがトンネルする現象を言う。



第1の非磁性電極層3と第2の非磁性電極層4とに印加する電圧は、 通常のメモリ回路に使用される電圧範囲で良く、例えば、数百mVから 数Vのオーダーである。第2の強磁性障壁層6の厚さは、第2の非磁性 電極層4から第3の非磁性電極層7にキャリアの熱放出またはトンネル による電流(いわゆるリーク電流)が生じない程度に厚くする必要があ る。

上記の非磁性電極層3、4、7および強磁性電極層2、6は、第1図 (B) に示すエネルギーバンド構造を形成する。第1図(B)中の非磁 性電極層部分の実線11は、金属のフェルミエネルギー又はn型(p型) 半導体のフェルミエネルギー又は伝導帯の底(価電子帯の頂上)のエネ ルギーを示す。非磁性電極層部分の実線11に対する強磁性障壁層2、 6 の低い方のエネルギー障壁をφcで示し、スピン分裂幅を Δ で表す。 強磁性障壁層2と6は、異なる値のφcとΔを有しても良いが、以下で は、強磁性障壁層2と6とで同じ値のφςとΔを持つ場合について示す。 キャリアが電子である場合は、非磁性電極層3、4、7に非磁性金属 又はn型半導体を用い、強磁性障壁層2、6に絶縁性の強磁性半導体又 は強磁性絶縁体を用いる。この場合、強磁性障壁層2、6のアップスピ ンバンド端9及びダウンスピンバンド端10は、伝導帯の底がスピン分 裂したものである。また、キャリアを正孔とする場合には、非磁性電極 層3、4、7としてp型半導体を用い、強磁性障壁層2、6に絶縁性の 強磁性半導体又は強磁性絶縁体を用いる。この場合には、強磁性障壁層 2、6のアップスピンバンド端9及びダウンスピンバンド端10は、価 電子帯頂上がスピン分裂したものである。

次に、上記スピンフィルタトランジスタの動作原理について詳しく説明する。以後の説明においては、説明を簡単にするために、ホットエレクトロントランジスタの表記法を併用して説明する。すなわち、第1の

非磁性電極層 3 と第 1 の強磁性障壁層 2 をエミッタ 2 1 、第 2 の非磁性電極層 4 をベース 2 2 、第 2 の強磁性障壁層 6 と第 3 の非磁性電極層 7 をコレクタ 2 3 と称し、第 1 の非磁性電極層 3 をエミッタ電極 3 、第 3 の非磁性電極層 7 をコレクタ電極 7 と称する。また、キャリアが電子の場合を例にして説明する(キャリアがホールの場合も、動作原理は本質的に同等であるので説明を省略する)。

第2図は、本実施の形態によるスピンフィルタトランジスタのエミッタ、ベース、コレクタ間にベース接地バイアス電圧を加えた場合のエネルギーバンド図であり、第2図(A)は第1及び第2の強磁性障壁層の磁化の向きが互いに平行な場合、第2図(B)は第1及び第2の強磁性障壁層の磁化の向きが互いに反平行な場合であり第2図(A)に対応する図である。エミッタ21とベース22間にバイアス電圧 V_{EB} を、ベース22とコレクタ23との間にバイアス電圧 V_{CB} を加えている。このとき V_{EB} の大きさは(Φ_{C} < Q_{CB} V_{EB} Q_{CB} Q_{CB} Q

エミッタ21は、ベース22にスピン偏極したホットエレクトロンを 注入するスピンインジェクタとして働く。すなわち、バイアス電圧 V_E Bによってキャリアをエミッタ電極 3 から第 1 の強磁性障壁層 2 をトン ネルにより通過させる場合に、第 1 の強磁性障壁層 2 の伝導帯がスピン 分裂しているため、エミッタ電極 3 に存在するアップスピン電子 2 4 と ダウンスピン電子 2 5 とでは感じる障壁高さが異なる。

すなわち、第2図(A)では、アップスピン電子24が感じる障壁高さは、第1の強磁性障壁層2のアップスピンバンド端9までのエネルギー、すなわち Φ_c であり、ダウンスピン電子25が感じる障壁高さは、第1の強磁性障壁層2のダウンスピンバンド端10までのエネルギー、すなわち、 Φ_c + Δ である。従って、ベースーエミッタ電圧を制御する





ことにより、感じる障壁高さが低い方のスピンを持つ電子、この場合にはアップスピンを持つ電子 2 4 を選択的にベース 2 2 にホットエレクトロンとしてトンネル注入させることができる(この現象をスピンフィルタ効果と称する。)。

一方、上記スピンフィルタトランジスタのコレクタ23は、ベース22に注入されたスピン偏極ホットエレクトロンの向きを選別するスピンアナライザとして働く。すなわち、パイアス電圧VEBによってホットな状態となりベース22に注入されたスピン偏極ホットエレクトロン26は、ベース22の幅をスピン偏極ホットエレクトロン26の平均自由行程以下に設定しているため、ベース22とコレクタ23との界面まてエネルギーを失うことなく、すなわち、バリスティックに到達することができる。コレクタ23の第2の強磁性障壁層6も、伝導帯のスピンができる。コレクタ23の節壁が生じている。第2図(A)に示すように、第1及び第2の強磁性障壁層2、6の磁化の向きが互いに平行な場合、スピン偏極ホットエレクトロン26と平行なスピンを持つ第2の強磁性障壁層6のアップスピンバンド端9は、スピン偏極ホットエレクトロン26は、第2の強磁性障壁層6を越えてコレクタ電極7へ伝導し、コレクタ電流1cとなる。

一方、第2図(B)に示すように、第1及び第2の強磁性障壁層2、6の磁化方向を互いに反平行にした場合、ベース22には、ダウンスピンを有するスピン偏極ホットエレクトロン27が注入されるが、ダウンスピンを有する第2の強磁性障壁層6のダウンスピンバンド端10がスピン偏極ホットエレクトロン27のエネルギーよりも高いので、スピン偏極ホットエレクトロン27は第2の強磁性障壁層6の伝導帯を伝導できず、ベース22とコレクタ23との界面においてスピン依存散乱(又



は反射)を受けてエネルギーを失い、ベース電流IBとなる。

このように、エミッタ22の第1の強磁性障壁層2とコレクタ23の第2の強磁性障壁層6との相対的な磁化の向きにより、エミッタからコレクタへ流れる電流の電流伝送率は大きく異なる。換言すれば、ベース電流によるコレクタ電流の電流増幅率が大きく異なる。

第3図は、本実施の形態によるスピンフィルタトランジスタのベース接地における静特性を示す図である。横軸は、図面上右方向にコレクターベース電圧 V_{CB} 、左方向にエミッターベース電圧 V_{EB} を示し、縦軸は、エミッタ電流 I_E 、ベース電流 I_B 、コレクタ電流 I_C を示している。第3図(A)は、エミッタとコレクタの強磁性障壁層の磁化方向が平行の場合の静特性を、第3図(B)は、反平行の場合の静特性を示している。尚、第3図(A)、第3図(B)において、 α は電流伝送率、 β は電流増幅率を示し、また、添え字、 \uparrow ↑及び \downarrow ↑はそれぞれ、エミッタとコレクタの強磁性障壁層の相対的な磁化方向が平行の場合と、反平行の場合とを示す。

第3図(A)に示すように、エミッタとコレクタの磁化方向が平行の場合には、エミッタ電流 I_E のほとんどがコレクタ電流 I_C とすることができる。第3図(B)に示すように、磁化方向が反平行の場合には、エミッタ電流 I_E のほとんどがベース電流 I_B とすることができる。公知のホットエレクトロントランジスタ又はバイポーラトランジスタと同様に、本実施の形態によるトランジスタにおいても、ベース電流 I_B によりコレクタ電流 I_C を制御することができる。加えて、第1と第2の強磁性障壁層の相対的な磁化の向きによっても、電流増幅率を制御することができる。

本実施の形態によるスピンフィルタトランジスタの強磁性障壁層としては、EuS、EuSe、EuO等の強磁性半導体を使用することがで

きる。また、 R_3 F e_5 O_{12} (R は希土類元素を示す)等の強磁性絶縁体も使用することができる。非磁性電極層としては、非磁性体であれば良く、例えば、A 1 やA u などの金属や、高濃度に不純物ドープされたS i やG a A S 等の非磁性半導体でも良い。例えば、強磁性障壁層として、E u S、非磁性電極層として A 1 e E

次に、本発明のスピンフィルタトランジスタをメモリセルとして用いた不揮発性メモリについて説明する。

第4図(A)は、本実施の形態によるスピンフィルタトランジスタ1を用いたメモリセルの一構成例を示す図である。第4図(A)に示すメモリセルでは、スピンフィルタトランジスタを多数マトリクス状に配置し、エミッタ端子Eを接地してコレクタ端子Cとベース端子Bとをそれぞれ読み出し用ビット線BLと読み出し用ワード線WLとに接続する。また、書き換え用ワード線と書き換え用ビット線を、上記スピンフィルタトランジスタ上で他の配線と電気的に絶縁した状態で交差するように配置する。この書き換え用ワード線と書き換え用ビット線として、上記の読み出し用ビット線BLと読み出し用ワード線WLとを併用しても良い。第4図(A)は、併用した場合のセル構成を示す図である。第4図(A)の場合では、スピンフィルタトランジスタ単体でメモリセルを構成できるとともに、配線に関しても非常に単純な構成にすることができる。第4図(B)も同様のセル構成を用いている。

次に、本実施の形態によるメモリ回路について第4図(B)を参照し

て説明する。本実施の形態によるメモリ回路41は、スピンフィルタトランジスタ1(第1図)のベースである第2の非磁性電極4をワード線42に接続し、スピンフィルタトランジスタ1のコレクタ電極である第3の非磁性電極7をビット線43に接続し、ビット線43を、負荷(RL)44を介して電源(Vcc)45に接続し、スピンフィルタトランジスタ1のエミッタ電極である第1の非磁性電極3を接地した構成を有している。ここでは負荷として純抵抗を用いているが、トランジスタによる能動負荷を用いても良い。

特定のメモリセルの記憶情報を読み出すには、特定のワード線 42 を選択してエミッターベース間にバイアスを加え、ビット線 43 に負荷抵抗 44 を介して電源 45 の電源電圧 V_{cc} を印加し、ビット線 43 にあらわれる出力電圧 V_{o} の大小によって記憶情報を読み出す。第 4 図(C)の縦軸はコレクタ電流 I_{c} 、横軸はコレクターエミッタ間電圧 V_{ce} を表し、スピンフィルタトランジスタの I_{c} 一 V_{ce} 特性と、負荷抵抗 44 による負荷直線 46 を同一の図の上に示したものである。

出力電圧 V_o は、これらの特性の交点から決定される。すなわち、第1及び第2の強磁性障壁層2、6の相互の磁化状態が、平行の場合と反平行の場合との出力信号は、それぞれ、第4図(C)に示すように、 V_o 11と V_o 11になる。 V_o 11の絶対値、及び、 V_o 11と V_o 11の比は回路パラメータ(R_L 2のび V_c 1)により最適化できる。このように、本実施の形態による不揮発性メモリデバイスは、MTJのように素子自身の構造を調節することなく、必要な大きさの出力信号及び出力信号の比を得ることができる。

本実施の形態によるトランジスタにおいて利用するスピンフィルタ効果は、強磁性体におけるバンドのスピン分裂を利用した効果であり、MTJのTMR効果に比べてスピンの選択率が高い。ベース幅をスピン偏



極ホットキャリアの平均自由行程以下に設定すれば、第1及び第2の強磁性障壁層間の相対的な磁化状態が、平行磁化の場合では、電流伝送率 α (= I_{C} / I_{E} で定義)は 0. 5 以上になりうるが、反平行磁化の場合では、電流伝送率は極めて小さい。すなわち、平行磁化の場合と反平行磁化の場合との電流伝送率の変化は、電流増幅率 β (= I_{E} / I_{B} で定義される)でみると、さらに増幅されていることになる。この磁化状態で大きく異なるスピンフィルタトランジスタの出力特性に対して、上述した周辺回路により出力信号の最適化を行うことにより、容易に所望の出力信号の絶対値及び所望の出力信号の比を得ることができる。

次にキャリアのスピンの向きに依存する出力特性を有するトランジスタ (以下,「スピントランジスタ」と称する)を用いた不揮発性記憶回路について説明する。

本発明に係る記憶回路は、スピントランジスタを用いた不揮発性記憶回路に関するものである。スピントランジスタは強磁性金属や強磁性半導体などの強磁性体をトランジスタ内に含み、この磁化状態によってキャリアのスピンの向きを制御して出力特性を変化させる。スピントランジスタ内部における強磁性体の磁化状態に基づき情報を記憶し、スピントランジスタ内部の磁化状態を反映したトランジスタの出力特性を用いて情報の読み出しを行う。スピントランジスタを用いれば1つのスピントランジスタで1ビットの不揮発性メモリセルを構成することが可能であり、また、記憶情報に対する出力信号の値を、このメモリセルに接続した周辺回路によって最適化することが可能である。

より詳細には、スピントランジスタは、磁化の向きを磁場等によって独立に制御できる強磁性体層(フリー層)と、磁化の向きが固定されているか又はフリー層より大きな保磁力を有する強磁性体層(ピン層)と、を少なくとも1つずつ有しており、同一バイアス下であっても、フリー層



とピン層との相対的な磁化の向きによってトランジスタの出力特性を制御できるトランジスタである。フリー層の磁化の向きを磁場等により変化させることにより、フリー層とピン層との相対的な磁化状態を平行磁化又は反平行磁化の2つの状態にすることができる。この2つの磁化状態を2値の記憶情報に対応させる。

スピントランジスタでは、スピン依存散乱、トンネル磁気抵抗効果、 スピンフィルタ効果等のキャリアのスピンの向きに依存して変化する伝 導現象に基づいて、トランジスタ内の磁化状態に応じた出力特性を得る ことが出来る。スピントランジスタは、スピン偏極キャリアを注入する 第1の電極構造及びスピン偏極キャリアを受け入れる第2の電極構造と、 第1の電極構造から第2の電極構造へ伝導するスピン偏極キャリアの量 を制御する第3の電極構造とを備えている。

スピントランジスタでは、スピンに依存する伝導現象以外は、一般的なトランジスタと同様の動作原理に基づき動作する。従って、スピントランジスタ等の電流駆動型トランジスタと電界効果トランジスタ等の電圧駆動型トランジスタとに分類することができる。電流駆動型トランジスタでは、第1の電極構造はエミッタに、第2の電極構造はベースにそれぞれ対応する。本実施の形態で説明したスピンフィルタトランジスタはこの電流駆動型に分類される。また、電圧駆動型トランジスタの場合には、第1の電極構造はソースに、第2の電極構造はドレインに、第3の電極構造はゲートにそれぞれ対応する。スピントランジスタにおける出力電流(コレクタ電流またはドレイン電流)は、同一バイアス下にあっても、スピントランジスタ内に含まれる強磁性体の磁化状態で変化する。

スピントランジスタの詳細については後述し、以下、スピントランジスタの一般的な出力特性と、スピントランジスタを用いた不揮発性メモ

リについて説明する。以下では、スピントランジスタ内のフリー層に磁場を印加することによって、フリー層とピン層の相対的な磁化状態を平行磁化または反平行磁化を実現することができるとする。また、この磁化状態はフリー層の保磁力以上の磁場が印加されない限り安定に存在できるものとする。

第 5 図(A)に、電流駆動型スピントランジスタの出力特性の例を模式的に示す。通常の電流駆動型トランジスタと同様に、コレクタ電流 I_c はベース電流 I_B の大きさによって制御できるが、コレクタ電流の大きさはスピントランジスタ内に含まれる強磁性体の磁化状態にも依存する。第 5 図(A)の場合では,スピントランジスタに同じバイアスを加えていても(I_B = I_{B1})、平行磁化の場合ではコレクタ電流 I_{C11} は大きく、反平行磁化の場合ではコレクタ電流 I_{C11} は小さい。

第 5 図(B)に、電圧駆動型スピントランジスタの出力特性の例を模式的に示す。通常のMOSトランジスタなどの電界効果トランジスタと同様に、ゲートーソース電圧(V_{GS})がしきい値 V_T よりも小さい場合(V_{GS} <クレア)には、スピントランジスタは遮断状態でドレイン電流はほとんど生じない。 V_T 以上の V_{GS} を印加すれば、スピントランジスタは導通状態となるが、同じバイアス下(V_{GS} = V_{GS1})においても、スピントランジスタ内に含まれる強磁性体が平行磁化を持つ場合と反平行磁化を持つ場合とではドレイン電流値は異なる。第 3 図(B)の場合では、平行磁化を持つ場合には、ドレイン電流 I_{D11} は大きく、反平行磁化を持つ場合には、ドレイン電流 I_{D11} は大きく、反平行磁化を持つ場合には、ドレイン電流 I_{D11} は大きく、

従って、スピントランジスタでは、電流駆動型、電圧駆動型ともにデバイス内に含まれるフリー層とピン層の相対的な磁化の向きを、コレクタ電流またはドレイン電流の大きさに基づいて、電気的に検出することができる。また、上記のように強磁性体では、外部からフリー層の保磁



カ以上の磁場が印加されない限り磁化の向きを安定に保持することができる。このため、スピントランジスタでは、デバイス内に含まれるフリー層とピン層の相対的な磁化状態を平行磁化または反平行磁化にすることによって2値の情報を不揮発に記憶することができる。従って、スピントランジスタを用いれば、1つのスピントランジスタのみで1ビットの不揮発性メモリセルを構成することができる。

以下、電圧駆動型のスピントランジスタを用いた場合を例にして、スピントランジスタを用いた不揮発性メモリについて詳述する。電流駆動型のスピントランジスタをメモリセルに用いた場合も同様にして構成することができる。

第6図(A)は、スピントランジスタを用いたメモリセルの構成例を示す図である。第6図(B)は、このメモリセルに基づいて形成した記憶回路の構成例を示す図である。第6図(A)と第6図(B)との関係は、第4図(A)と第4図(B)との関係と同様である。第6図(A)に示すメモリ回路では、スピントランジスタ150を多数マトリクス状に配置し、ソースSを接地してドレインDとゲートGとをそれぞれ読み出し用ビット線BLと読み出し用ワード線WLとに接続している。また、書き換え用ワード線と書き換え用ビット線を、上記スピントランジスタ150上で他の配線と電気的に絶縁した状態で交差するように配置する。この書き換え用ワード線と書き換え用ビット線として、上記の読み出し用ビット線BLと読み出し用ワード線WLとを併用しても良い。第6図(A)、(B)は、併用した場合の構成を示す図である。第6図(A)、(B)の場合では、1つのスピントランジスタのみでメモリセルを構成できるとともに、配線に関しても非常に単純な構成に配置することができる。

特に、MOSトランジスタに類似の形態を有する電圧駆動型のスピントランジスタでは、隣り合うメモリセルでソースを共通にするなど、微



細化に適したレイアウトを容易に構成することができる。

以下、上述した書き換え/読み出し用ビット線および書き換え/読み出し用ワード線を、単に、それぞれビット線BL、ワード線WLと呼ぶ。

情報の書き換えは、選択したメモリセル上で交差するビット線BLとワード線WLとに電流を流し、それぞれの配線に流れる電流によって誘起される磁界の合成磁界によって選択されたメモリセルのフリー層を反転させて情報を書き換える。この際、選択セルと同一のビット線BL又はワード線WLに接続している非選択セルが磁化反転しないようにするため、一方の配線のみからの磁界では磁化反転を生じないようにそれぞれの配線に流す電流値を設定しておく。

情報の読み出しは、選択セルに接続されたワード線WLに電圧を印加してスピントランジスタを導通させてから、ビット線BLに電圧を印加してドレイン電流の大きさを検出する。このドレイン電流の大きさに基づき、フリー層とピン層との相対的な磁化状態を検出することができる。

第6図(B)は、第6図(A)に示すメモリ回路のビット線端に出力端子 V_o と、この出力端子 V_o から分岐して負荷を介し電源電圧 V_{DD} に接続したメモリ回路である。第6図(C)に、第6図(B)に示したメモリセルの静特性と動作点とを示す。ここでは、負荷としてデプレッション型MOSトランジスタによる能動負荷 160 を用いているが、第4図(B)のように純抵抗を用いても良い。第6図(C)に示すように、情報の読出し時にはスピントランジスタ 150 のゲートにゲート電圧 V_{CS} を印加し、ビット線 BLに負荷を介して電源電圧 V_{DD} を印加すれば、能動負荷による動作点は、ピン層とフリー層と間の磁化状態に応じて第6図(C)中の負荷曲線上を動き(図中のP11 とP12)、平行磁化と反平行磁化との場合の出力信号 V_o はそれぞれ図中の V_{O11} と V_{O11} 能動



負荷のトランジスタ特性やVuuなどの周辺回路のパラメータにより最適化することができる。例えば、スピントランジスタの静特性と能動負荷による負荷曲線との交点を最適化することにより、ドレイン電流比Ioit/Ioitが小さい場合でも大きな出力信号比を得ることができる。また、IottとIoitの値がメモリセルによってばらついていても、能動負荷の飽和電流がIoitより大きく、Icttより小さければ、出力電圧はほとんど変動しないようにできる。さらに、情報の読み出しにセンスアンプを用いないため、高速の読み出しが可能となる。したがって、本実施の形態による記憶回路では、所望の大きさの出力信号を容易に得ることができて、さらに高速読み出しが可能になるという利点を有する。従来のMTJとMOSトランジスタとを用いたメモリセルでは、MTJの抵抗による出力電圧をセンスアンプによって読み取るが、出力電圧はMTJの不ンピーダンス(接合抵抗)によって決定され、出力電圧比を周辺回路で自由に調節することはできない。

以下に、本実施の形態による不揮発性メモリ回路に適用可能なスピントランジスタの構造について図面を参照して説明する。以下、FMは強磁性金属、FSは電気伝導性強磁性半導体、IFSは絶縁性強磁性半導体、NMは非磁性体の略号である。特に、NM金属は非磁性金属、NM半導体は非磁性半導体を表す。まず、電流駆動型のスピントランジスタ群について説明を行う。

第7図は、ホットエレクトロントランジスタ型のスピントランジスタのエネルギーバンド図である。スピントランジスタ200は、エミッタ201とベース205とが、FMまたはFSで構成されている。より詳細には、スピントランジスタ200は、FM(又はFS)からなるエミッタ201と、NMからなるエミッタ障壁203と、FM(又はFS)からなるベース205と、NMからなるコレクタ障壁207と、NMか



らなるコレクタ211と、を有している。NMとしては非磁性金属または非磁性半導体を用いることができる。

第7図に示すスピントランジスタ200では、エミッタ201からエミッタ障壁203を介してスピン偏極ホットキャリアをベース205にトンネル注入する。

エミッタ201とベース205とが平行磁化の場合には、注入されたスピン偏極ホットキャリアは、ベース205内でほとんどスピン依存散乱を受けないため、バリスティックにベース205を通過できるようにベース幅を設定しておけば、コレクタ障壁207を越えてコレクタ211に到達する。すなわち、通常のホットエレクトロントランジスタと同様のトランジスタ動作をする。

一方、エミッタ201とベース205とが反平行磁化を持つ場合には、エミッタ201からベース205に注入されたスピン偏極ホットキャリアは、ベース205内でスピン依存散乱によりエネルギーを失い、コレクタ障壁207を越えることができずにベース電流となる。すなわち、エミッタ201とベース205とが反平行磁化の場合には、両者が平行磁化の場合に比べて電流伝送率が低下する。従って、スピントランジスタ200に同じバイアスが印加されていても、エミッタ201とベース205との相対的な磁化状態の違いにより、電流伝送率又は電流増幅率が異なる。また、スピントランジスタ200はコレクタ障壁の障壁高さを適切に選択するなどにより室温動作も可能である。

スピントランジスタ200は、エミッターベース間が平行磁化を持つ場合と反平行磁化を持つ場合とのそれぞれにおける電流伝送率の比を大きくするためにはスピン依存散乱が有効に作用できるようにベース幅を長くとる必要がある。一方、ベース幅を長くすると、エミッタとベースとが平行磁化の場合においても、電流伝送率が小さくなり、例えば 0.



5を下回り、増幅作用が失われるといったトレードオフが存在する。

第8図は、ベースへのスピン注入機構として熱放出を利用したホットエレクトロントランジスタ型のスピントランジスタのエネルギーバンド図である。第8図に示すように、スピントランジスタ220は、FM(又はFS)からなるベース225と、両者の間に設けられたNMからなるエミッタ障壁223と、を有している。さらに、ベース225とエミッタ障壁223との接合の反対側に、NMからなるコレクタ障壁227と、NMからなるコレクタ231と、を有している。エミッタ障壁223およびコレクタ障壁227には非磁性半導体を用いることができる。またコレクタ231は非磁性半導体または非磁性金属を用いることができる。

エミッタ221とエミッタ障壁223との間はオーミックコンタクトまたはトンネルコンタクトを形成する。ベース225とエミッタ障壁223との間、ベース225とコレクタ障壁227との間は、第9図に示すバンド不連続を有するように接合を形成する。このバンド不連続は、NM半導体/FM間のショットキー接合やNM半導体/FS間のヘテロ接合により実現することができる。或いは、FSとFMとでショットキー接合を形成し、この際に生じるショットキー障壁をエミッタ障壁とし、FSをエミッタとし、FMをベースとして構成しても良い。

エミッタ221に対してベース225にバイアスを印加することによりエミッタ221からエミッタ障壁223に拡散したスピン偏極キャリアは、熱放出によりベース225へホットキャリアとして注入される。エミッタ221とベース225とが平行磁化を持つ場合には、ベース225に注入されたスピン偏極ホットキャリアはスピン依存散乱を受けることなくコレクタに到達することができるが、エミッタ221とベース225とが反平行磁化の場合では、スピン偏極ホットキャリアはスピン



依存散乱によってベース電流となる。このトランジスタ220においても、ベースにおけるスピン依存散乱を用いているために上記スピントランジスタ200と同様に、平行磁化および反平行磁化を持つ場合のそれぞれにおける電流伝送率の比と、平行磁化の場合における電流伝送率との間にトレードオフの関係が存在する。但し、トンネル注入を用いた上記スピントランジスタ200に比べて、電流駆動力を大きく取れるといった特徴や、室温動作を実現しやすいといった特徴がある。

第9図は、スピンフィルタ効果を用いたホットエレクトロントランジ スタ型のスピントランジスタのエネルギーバンド図である。このトラン ジスタについては既に詳細に説明したが、簡単にその特徴を説明する。 第9図に示すスピントランジスタ240は、エミッタ障壁243および コレクタ障壁247がIFSにより構成されている。NM半導体(また はNM金属)からなるエミッタ241からは、エミッタ障壁243のス ピンフィルタ効果により選択的に一方のスピンを持つキャリアのみをN M半導体(又はNM金属)からなるベース245に注入することができ る。 ベース幅をスピン偏極率ホットキャリアの平均自由行程以下に設定 してあれば、ベース245に注入されたスピン偏極率ホットキャリアは、 バリスティックにベース245を伝導する。このとき、コレクタ障壁2 47のアップスピンバンド(第9図では上向き矢印が付されているスピ ンバンド端)とダウンスピンバンド(第9図では下向き矢印が付されて いるスピンバンド端)とのエネルギー分裂幅内にスピン偏極ホットキャ リアが注入されるようにスピントランジスタ240をバイアスしておく。 エミッタ障壁243とコレクタ障壁247とが平行磁化を持つ場合には、 ベース245に注入されたスピン偏極ホットキャリアは、コレクタ障壁 247のスピンフィルタ効果によって、コレクタ障壁247における低 いエネルギーのスピンバンドによる障壁を乗り越え、NM半導体(また



はNM金属)からなるコレクタ251へ伝播することができる。一方、エミッタ障壁243とコレクタ障壁247とが反平行磁化を持つ場合では、コレクタ障壁247のスピンフィルタ効果によって、スピン偏極ホットキャリアのほとんどはコレクタ障壁247を乗り越えることができずにベース電流となる。

従って、スピントランジスタ240において、エミッタ障壁243とコレクタ障壁247との相対的な磁化の向きによって、電流伝送率(又は電流増幅率)が異なる。スピンフィルタ効果はスピンの選択率が極めて大きいため、このトランジスタでは平行磁化と反平行磁化のそれぞれの場合における電流伝送率の比を大きくすることができる。

また、スピントランジスタ240では、ベース幅を十分に短くすることが可能である。従って、第7図、第8図に示すスピン依存散乱を利用したスピントランジスタと異なり、ベース幅に関連する電流増幅率とスピン選択性との間のトレードオフは存在しないという利点がある。

第10図は、トンネルベーストランジスタ型のスピントランジスタのエネルギーバンド図である。第10図に示すように、トンネルベーストランジスタ型のスピントランジスタ260では、エミッタ261とコレクタ265にp型(又はn型)のFSを用い、トンネルベース263にn型(又はp型)のNM半導体を用いる。エミッターベース間及びベースーコレクタ間は、正孔(又は電子)に対してベース263が障壁になるようなタイプ II のヘテロ接合を用いることが好ましい。また、ベース幅はエミッタからコレクタにトンネル電流が生じる程度に薄くする。

第10図に示す構造において、エミッタ261とコレクタ265とが 平行磁化を持つ場合では、エミッタの多数スピンを有するキャリアは、 容易にコレクタ265にトンネルできるためトンネルコンダクタンスは 大きいが、エミッタ261とコレクタ265とが反平行磁化を持つ場合



では、トンネル磁気抵抗効果(TMR効果)によってトンネルコンダクタンスは小さい。従って、エミッタ261とコレクタ265との相対的な磁化の状態によってコレクタ電流の大きさを制御することができる。

このスピントランジスタ260におけるTMR比を大きくとることができれば、エミッターコレクタ間の磁化状態に依存するコレクタ電流の変化を大きくすることが可能となる。スピントランジスタ260で、TMR効果を有効に発現させるためには、ベースーコレクタ接合に逆バイアスを印加した場合に空乏層がコレクタ側に広がらないようにすることが好ましい。但し、空乏層がベース側に広がると、コレクタ電流の飽和特性に問題が生じる可能性は存在する。

上記スピントランジスタ260において、ベース層に空乏層が広がらないようにベース層を高濃度ドープし、ベースーコレクタ接合の空乏層がコレクタ側に広がるようにした場合には、ベースにおけるTMR効果は期待できないがコレクタに注入されたキャリアはコレクタ内でスピン依存散乱による抵抗を生じる。このスピン依存散乱を用いればエミッターコレクタ間の磁化状態によりコレクタ電流の大きさを変えることができる。但し、スピン依存散乱による抵抗変化は小さいことからTMR効果を用いる場合に比べてその効果が大きくない可能性はある。

次に、電圧駆動型スピントランジスタ群について図面を参照して説明 する。

第11図は、MOSトランジスタ型のスピントランジスタの断面構造を示す図である。第11図に示すように、MOSトランジスタ型のスピントランジスタ 300は、NM半導体301上に、FMからなるソース303と、FMからなるドレイン305と、ゲート絶縁膜307を介してゲート電極311と、が形成された構造を有している。FMとNM半導体とのショットキー接合をソース303とドレイン305に用いてお



り、その他の構成は通常のMOSトランジスタと同様である。

ソース303からNM半導体301におけるゲート絶縁膜307の直下に形成されるチャネルに注入されたスピン偏極キャリアは、このチャネルを通ってドレイン305に到達する(以下、簡単のためチャネルに注入されたスピンのゲート電界によるRashba効果の影響を無視する)。ソース303とドレイン305とが平行磁化を持つ場合は、ドレイン305に注入されたスピン偏極キャリアはスピン依存散乱を受けることはないが、反平行磁化を持つ場合ではドレイン電極305においてスピン依存散乱による抵抗を生じる。

従って、このトランジスタ300では、ソースードレイン間の相対的な磁化の向きによって相互コンダクタンスが異なる。

また、ソース303とドレイン305にFSを用いることにより半導体301との間にpn接合を形成し、ソースおよびドレインを形成することも可能である。

第12図は、変調ドープトランジスタ型のスピントランジスタの断面構造を示す図である。このスピントランジスタ320は、第1のNM半導体321と第2のNM半導体327との界面に生じる2次元キャリアガスに対するFM(又はFS)からなるソース323と、FM(又はFS)からなるドレイン325と、ゲート電極331とから形成された構造を有している。ソース323とドレイン325が強磁性体で構成されている以外は、通常の変調ドープトランジスタと同様である。

ソース323から、スピン偏極キャリアを、二次元キャリアガスにより形成されたチャネル333に注入する。ドレイン325に達したスピン偏極キャリアは、ドレイン325でのスピン依存散乱のため、ソース323とこのドレイン325との相対的な磁化の向きによって相互コンダクタンスが異なる。



第13図は、チャネル領域にFSを用いたMOSトランジスタ型のスピントランジスタの断面図である。第13図に示すスピントランジスタ340は、FS341上に、FMからなるソース343と、NM(又はFM、FS)からなるドレイン345と、ゲート絶縁膜347を介してゲート電極351と、が形成された構造を有している。FMとFSとのショットキー接合をソース343に用いており、その他の構成は通常のMOSトランジスタと同様である。

ソース343からショットキー障壁を通してスピン偏極キャリアをチャネル341中にトンネル注入する。このトンネル注入時のTMR効果及びFS341のチャネル内におけるスピン依存散乱によって、ソース343とFS341の相対的な磁化の向きに依存する相互コンダクタンスを実現する。

第14図に断面構造を示すスピントランジスタ360は、絶縁性のNMトンネル障壁365をFM(又はFS)からなるソース361とFM(又はFS)からなるドレイン363とで挟み込んだトンネル接合構造を有しており、トンネル障壁365に対して電界を印加できるようにゲート電極371を配置したスピントランジスタである。

トンネル障壁365の膜厚は、ソースードレイン間のバイアスのみを 印加した場合にFowler-Nordheim(FN)トンネルが生 じない程度の厚さに設定しておくことが好ましい。ソースードレイン間 にバイアスを印加することによって生じるトンネル障壁バンド端の三角 ポテンシャルをゲート電圧により変化させることによって、FNトンネ ルを誘起しドレイン電流を得る。

ソース361から注入されたスピン偏極キャリアは、ソース361と ドレイン363の相対的な磁化状態に応じて、ドレイン363でスピン 依存散乱を受ける。従って、ソースードレイン間の相対的な磁化の向き



によってトランジスタの相互コンダクタンスを制御できる。

第15図に断面構造を示すスピントランジスタ380は、第14図に示すスピントランジスタ360のトンネル障壁をIFSからなるトンネル障壁385に置き換えたものである。ソース381はFM又はFSである必要があるが、ドレイン383は強磁性体でなくてもよい。IFSトンネル障壁層385では、キャリアのスピンの向きによって障壁高さが異なるが、ソース381とトンネル障壁385とが平行磁化を持つ場合にトランジスタが導通状態となるようにソースードレイン間およびソースーゲート間にバイアスを加える。これと同じバイアス条件下において、ソース381の多数スピンから見たトンネル障壁の高さが高くなるため、スピン偏極キャリアのトンネル確率が減少してドレイン電流が低減する。このスピンフィルタ効果によるスピン選択率は極めて大きいため、スピン分極率の大きな強磁性体をソース381として用いれば、ソースードレイン間の相対的な磁化の向きによる相互コンダクタンスの変化を大きくすることができる。

以上、説明した種々のスピントランジスタは、いずれも第4図又は第6図に示す記憶回路用のメモリセルとして用いることができる。

また、2つの第11、14、15図に示した2つの電圧駆動型のスピントランジスタのソースを1つのソースで共通とした構造を形成することも可能である。第16図(A)は共通ソース構成を有するメモリセルの構成例を示す図である。第16図(B)は、共通ソース構成を有するメモリセルの断面構造例を示す図である。

第16図(A),(B) に示すメモリセル構造は、互いに隣接する第1のスピントランジスタTr1と第2のスピントランジスタTr2と、第1のスピントランジスタTr1のゲート電極G1と第2のスピントラン



ジスタTr2のゲート電極G2とを共通接続するワード配線WLと、第 1のスピントランジスタTr1の第1のドレインD1と接続する第1ビットラインBL1と、第2のスピントランジスタの第2のドレインD2と接続する第2ビットラインBL2と、第1及び第2スピントランジスタTr1、Tr2に共通の強磁性ソースSと、これを接地する配線とを有する。上記構造を用いると、ソースを共通とするために、さらに高密度化集積化に適したセル構造となる。

特に、第11、14、15図に示した電圧駆動型のスピントランジス タでは遮断時のリーク電流を最小限に抑えるために、第16図(B)に 示すような絶縁性の高い、例えばSOI基板などを用いるのが好ましい。 以上、説明したように、本発明の実施の形態によるスピンフィルタト ランジスタおよびその他本実施の形態で示した種々のスピントランジス タは、出力特性をデバイス内に含まれるピン層とフリー層との相対的な 磁化の向きによって制御できるという特徴的な特性を持つ。この相対的 な磁化状態は電力を供給しなくても状態を保持することができるいわゆ る不揮発性の性質を有する。従って、この相対的な磁化状態を2値の情 報として不揮発性に記憶することができる。さらに、上記の出力特性を 用いれば、この相対的な磁化状態を電気的に検出することもできる。す なわち、スピントランジスタを用いれば、1つのスピントランジスタの みで1ビットの不揮発性メモリセルを構成することができる。さらに、 本実施の形態によるスピントランジスタを用いた不揮発性メモリ回路を 用いれば、記憶情報に対する出力信号の大きさ及び出力信号の比を自由 に設計することができる。

従って、本発明の実施の形態によるスピントランジスタ及びそれを用いたメモリ回路を用いれば、不揮発性メモリ回路の動作速度及び集積度を 向上させることができるという利点がある。



以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう

産業上の利用可能性

以上のように、本発明のスピンフィルタトランジスタによれば、強磁 性障壁層間の相対的な磁化の向きによって出力特性を大きく変化させる ことができる。

また、このスピンフィルタトランジスタおよびこれと同等の特性を有する他のスピントランジスタをメモリセルに用いた不揮発性メモリ回路は、トランジスタ内に含まれる強磁性体間の相対的な磁化の向きによって2値の情報を記憶することができるとともに、この相対的な磁化の向きを電気的に検出することができる。さらに、本発明の不揮発性メモリ回路を用いれば、記憶情報に対する出力信号を自由に設計できる。従って、上記スピントランジスタを用いれば、1つのトランジスタのみで1ビットの不揮発性メモリセルを構成する高速かつ高集積密度の不揮発性記憶回路の実現が可能となる。



請求の範囲

- 1. スピンフィルタ効果によってスピン偏極したホットキャリアを注入 するスピンインジェクタと、この注入されたスピン偏極ホットキャリア をスピンフィルタ効果によって選別するスピンアナライザと、を有する ことを特徴とするトランジスタ。
- 2. 前記スピンインジェクタは、両端に電圧を印加することによりキャリアのトンネルが可能な第1の強磁性障壁層と、該第1の強磁性障壁層の一端面に接合した第1の非磁性電極層と、前記第1の強磁性障壁層の他端面に接合した第2の非磁性電極層とを有することを特徴とする請求項1に記載のトランジスタ。
- 3. 前記スピンアナライザは、

第2の強磁性障壁層と、この第2の強磁性障壁層の一端面に接合した 前記第2の非磁性電極層と、上記第2の強磁性障壁層の他端面に接合し た第3の非磁性電極層とを有しており、かつ、前記スピンインジェクタ と前記第2の非磁性電極層を共通にしていることを特徴とする請求の範 囲第1項または第2項に記載のトランジスタ。

- 4. 前記第1及び第2の強磁性障壁層は、強磁性半導体又は強磁性絶縁体を含んでいることを特徴とする請求の範囲第2項または第3項に記載のトランジスタ。
- 5. 前記第2の非磁性電極層の厚さは、該第2の非磁性電極層における スピン偏極ホットキャリアの平均自由行程以下の厚さであることを特徴 とする、請求の範囲第1項から第4項までのいずれか1項に記載のトラ ンジスタ。
- 6. 前記スピンインジェクタのスピンフィルタ効果は、前記第1の非磁性電極層と前記第2の非磁性電極層とに電圧を印加して生じさせる前記第1の強磁性障壁層におけるキャリアのトンネル効果において、上記第



1の非磁性電極層に存在するキャリアのうち、上記第1の強磁性障壁層のバンド端におけるスピンバンドと平行なスピンの向きを有するキャリアのトンネル確率が大きく、反平行となるスピンの向きを有するキャリアのトンネル確率が小さいことを利用したことを特徴とする、請求の範囲第1項から第5項までのいずれか1項に記載のトランジスタ。

- 7. 前記スピンアナライザのスピンフィルタ効果は、前記スピンインジェクタから注入されたスピン偏極ホットキャリアのスピンの向きと前記第2の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きが平行の場合には、前記スピン偏極ホットキャリアが前記第2の強磁性障壁層のバンド端におけるスピンバンドを伝導し前記第3の非磁性電極層へ達するが、前記スピン偏極ホットキャリアのスピンの向きと前記第2の強磁性障壁層のバンド端のスピンバンドのスピンの向きが反平行の場合には、前記スピン偏極ホットキャリアが前記第3の非磁性電極層へ達することができないことを利用したことを特徴とする、請求の範囲第1項から第6項までのいずれか1項に記載のトランジスタ。
- 8.前記第1の非磁性電極層と前記第2の非磁性電極層との間に第1の電源により第1の電圧を印加し、前記第2の非磁性電極層と前記第3の非磁性電極層との間、または、前記第1の非磁性電極層と前記第3の非磁性電極層との間に第2の電源により第2の電圧を印加し、前記第1の強磁性障壁層の相対的な磁化の向きに応じて、前記第1の非磁性電極層から前記第2の非磁性電極層に注入されたスピン偏極ホットキャリアを、前記第2の強磁性障壁層と前記第2の電源を介して流れる電流に、または、前記第2の非磁性電極層と前記第1の電源を介して流れる電流に切り替えることを特徴とする、請求の範囲第1項から第7項までのいずれか1項に記載のトランジスタ。
- 9. 前記第1の電圧は、注入されたスピン偏極ホットキャリアのエネル



ギーが、前記第2の強磁性障壁層のバンド端におけるスピンバンド端エネルギーより大きく、このスピンバンド端のエネルギーにスピン分裂幅を加えたエネルギーよりも小さくなるように印加することを特徴とする請求の範囲第8項に記載のトランジスタ。

- 10.磁場を印加することによって、上記第1の強磁性障壁層と上記第 2の強磁性障壁層の内のいずれか一方の磁化の向きを反転させることが できることを特徴とする請求の範囲第9項に記載のトランジスタ。
- 11.請求の範囲第1項から第10項までのいずれか1項に記載のトランジスタをメモリセルとしたことを特徴とする記憶回路。
- 12. 前記トランジスタの第2の非磁性電極層をワード線に接続し、前記トランジスタの第3の非磁性電極層をビット線に接続し、該ビット線を負荷を介して電源に接続し、前記トランジスタの第1の非磁性電極層を接地したことを特徴とする請求の範囲第11項に記載の記憶回路。
- 13.強磁性体を内部に含み、キャリアのスピンの向きに依存する出力特性を有するトランジスタ(以下、「スピントランジスタ」と称する。)と、

前記強磁性体の磁化の状態を変えることにより前記スピントランジスタ内に情報の書き換えを行う情報書き換え手段と、

前記出力特性から前記スピントランジスタ内に磁化の状態として記憶された情報を読み出す情報読み出し手段と

を有することを特徴とする記憶素子。

14. 前記スピントランジスタは、

磁化の方向を独立に制御できる強磁性体(以下「フリー層」と称する。)と、磁化の方向を変化させない強磁性体(以下、「ピン層」と称する。)と、を少なくとも1つずつ有しており、

前記フリー層と前記ピン層とが同じ磁化の向きを持つ第1の状態と、



異なる磁化の向きを持つ第2の状態と、の2つの記憶状態のうちいずれか一方を保持することを特徴とする請求の範囲第13項に記載の記憶素子。

15.請求の範囲第14項に記載の1つのスピントランジスタを用いて、 前記ピン層に対する前記フリー層の相対的な磁化の向きによって情報を 記憶し、前記ピン層と前記フリー層との相対的な磁化の向きに依存する 前記スピントランジスタの出力特性に基づいて前記トランジスタ内に記 憶された情報を検出することを特徴とする記憶素子。

16. 前記スピントランジスタは、

スピン偏極キャリアを注入する第1の電極構造及び前記スピン偏極キャリアを受け入れる第2の電極構造と、前記第1の電極構造から前記第2の電極構造へ伝導するスピン偏極キャリアの量を制御する第3の電極構造とを備えており、前記ピン層と前記フリー層とは前記第1から第3までの電極構造のいずれかに含まれていることを特徴とする請求の範囲第14項又は第15項に記載の記憶素子。

17. 請求の範囲第16項に記載の1つのスピントランジスタと、

前記第1の電極構造を接地する第1の配線と、

前記第2の電極構造と接続する第2の配線と、

前記第3の電極構造と接続する第3の配線と

を有する記憶素子。

18. 請求の範囲第16項に記載の1つのスピントランジスタと、

前記第1の電極構造を接地する第1の配線と、

前記第2の電極構造と接続する第2の配線と、

前記第3の電極構造と接続する第3の配線と、

前記第2の配線の一端に形成される出力端子と、

前記第2の配線から分岐し負荷を介して電源と接続する第4の配線と

を有する記憶素子。

19. さらに、前記スピントランジスタ上で互いに電気的に絶縁された状態で交差する第1の別配線及び第2の別配線とを有することを特徴とする請求の範囲第17項又は第18項に記載の記憶素子。

20. 前記第1の別配線および前記第2の別配線、又は、前記第1の別配線又は前記第2の別配線のいずれか一方に代えて、前記第2の配線および前記第3の配線、又は、前記第2の配線又は前記第3の配線のいずれか一方を用いることを特徴とする請求の範囲第19項に記載の記憶素子。

21. 前記第1の別配線及び第2の別配線または前記第2の配線及び前記第3の配線に電流を流すことにより誘起される磁場により、前記フリー層の磁化を反転させ、前記ピン層と前記フリー層との間の相対的な磁化状態を変化させることにより情報の書き換えを行うことを特徴とする請求の範囲第19項又は第20項に記載の記憶素子。

22. 前記第3の配線に対して第1のバイアスを加え、前記第1の配線と第2の配線との間に第2のバイアスを加えた場合の前記スピントランジスタの出力特性に基づき情報の読み出しを行うことを特徴とする請求の範囲第17項又は第18項に記載の記憶素子。

23.前記第3の配線に対して第1のバイアスを印加した場合において、前記電源と前記第1の配線との間に生じる前記負荷と前記スピントランジスタを介する電流による前記負荷の電圧降下に基づいて得られる出力電圧により、情報の読み出しを行うことを特徴とする請求の範囲第18項から第22項までのいずれか1項に記載の記憶素子。

24. マトリックス状に配置された請求の範囲第16項に記載の1つのスピントランジスタと、

前記第1の電極構造をそれぞれ接地する第1の配線と、



列方向に並ぶ前記スピントランジスタの前記第3の電極構造を共通に接続する複数本のワード線と、

行方向に並ぶ前記スピントランジスタの前記第2の電極構造を共通に接続する複数本のビット線と

を有する記憶回路。

25. マトリックス状に配置された請求の範囲第16項に記載のスピントランジスタと、

前記第1の電極構造をそれぞれ接地する第1の配線と、

列方向に並ぶ前記スピントランジスタの前記第3の電極構造を共通に接続する複数本のワード線と、

行方向に並ぶ前記スピントランジスタの前記第2の電極構造を共通に接続する複数本のビット線と、

該ビット線の一端に形成される出力端子と、

該ビット線から分岐し負荷を介して電源に接続する第2の配線と を有する記憶回路。

- 26. さらに、前記トランジスタ上で互いに電気的に絶縁された状態で 交差する第1の別配線及び第2の別配線とを有することを特徴とする請 求の範囲第24項又は第25項に記載の記憶回路。
- 27. 前記第1の別配線および前記第2の別配線、又は、前記第1の別配線又は前記第2の別配線のいずれか一方に代えて、前記ワード線および前記ビット線、又は、前記ワード線又は前記ビット線のいずれか一方を用いることを特徴とする請求の範囲第26項に記載の記憶回路。
- 28. 前記第1の別配線及び第2の別配線又は前記ワード線及び前記ビット線に電流を流すことにより誘起される磁場により、前記フリー層の磁化を反転させ、前記フリー層と前記ピン層との間の相対的な磁化状態を変化させることにより情報の書き換えを行うことを特徴とする請求の・

範囲第26項又は第27項に記載の記憶回路。

29. 前記ワード線に対して第1のバイアスを加え、前記第1の配線と前記ビット線との間に第2のバイアスを加えた場合の前記スピントランジスタの出力特性に基づき情報の読み出しを行うことを特徴とする請求の範囲第24項又は第25項に記載の記憶回路。

30. 前記ワード線に対して第1のバイアスを印加した場合において、 前記電源と前記第1の配線との間に生じる前記負荷と前記スピントラン ジスタを介する電流による前記負荷の電圧降下に基づいて得られる出力 電圧により、情報の読み出しを行うことを特徴とする請求の範囲第25 項から第27項までのいずれか1項に記載の記憶回路。

31. 請求の範囲第16項に記載の第1及び第2の2つのスピントランジスタと、

前記第1及び前記第2のスピントランジスタに共通の第1の電極構造を接地する第1の配線と、

前記第1のスピントランジスタが有する第2の電極構造と前記第2の スピントランジスタが有する第2の電極構造とをそれぞれ接続する第2 及び第3の配線と、

前記第1のスピントランジスタが有する第3の電極構造と前記第2の スピントランジスタが有する第3の電極構造とを接続する第4の配線と を有する記憶素子。

32.マトリックス状に配置される請求の範囲第16項に記載の複数のスピントランジスタと、

複数の該スピントランジスタのうち、行方向に複数配置される第1のスピントランジスタの行と、該第1のスピントランジスタの行と列方向に隣接し行方向に複数配置される第2のスピントランジスタの行と、が有するそれぞれの前記第1の電極構造を共通にするとともに接地する第



1 の配線と、

複数の前記スピントランジスタのうち、行方向に複数配置される第1のスピントランジスタの行が有する前記第2の電極構造を共通に接続する第1のビット線と、前記第1のスピントランジスタの行と列方向に隣接する第2のスピントランジスタの行が有する前記第2の電極構造を共通に接続する第2のビット線と、

複数の前記スピントランジスタのうち、列方向に複数配置されるスピントランジスタの列が有する第3の電極構造を共通に接続するワード配線と

を有する記憶回路。

33.マトリックス状に配置される請求の範囲第16項に記載の複数のスピントランジスタと、

複数の該スピントランジスタのうち、行方向に複数配置される第1のスピントランジスタの行と、該第1のスピントランジスタの行と列方向に隣接し行方向に複数配置される第2のスピントランジスタの行と、が有するそれぞれの前記第1の電極構造を共通にするとともに接地する第1の配線であって、2行毎に1本設けられている複数の配線と、


複数の前記スピントランジスタのうち、行方向に複数配置される第1のスピントランジスタの行が有する前記第2の電極構造を共通に接続する第1のビット線であって、前記スピントランジスタの2行毎に1本設けられている複数本の第1のビット線と、前記第1のスピントランジスタの行が有する前記第2の電極構造を共通に接続する第2のビット線であって、前記スピントランジスタの2行毎に1本設けられている複数本の第2のビット線と、トランジスタの2行毎に1本設けられている複数本の第2のビット線と、

複数の前記スピントランジスタのうち、列方向に複数配置されるスピントランジスタの列が有する第3の電極構造をそれぞれ共通に接続する


複数本のワード線とを有する記憶回路。

34.前記第1の別配線又は前記第2の別配線のいずれか一方を置き換えた前記第2の配線又は前記第3の配線及びこれらに置き換えられなかった方の前記第1の別配線又は前記第2の別配線に電流を流すことにより誘起される磁場により、前記フリー層の磁化を反転させ、前記ピン層と前記フリー層との間の相対的な磁化状態を変化させることにより情報の書き換えを行うことを特徴とする請求の範囲第20項に記載の記憶素子。

35.前記第1の別配線又は前記第2の別配線のいずれか一方を置き換えた前記ワード線又は前記ビット線及びこれらに置き換えられなかった方の前記第1の別配線又は第2の別配線に電流を流すことにより誘起される磁場により、前記フリー層と前記ピン層との間の相対的な磁化状態を変化させることにより情報の書き換えを行うことを特徴とする請求の範囲第27項に記載の記憶回路。




第1図(B)





1/12 差替え用紙 (規則26)

第2図A





第2図B






第3図A












第5図A





第5図B



















第8図








第9図

















第 15 図




第 16 図 A




第16図B






第17図A



第 17 図 B





International application No.
PCT/JP03/09438

	CL ⁷ H01L29/82, H01L43/08, H01L2	27/105				
According to	According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS	S SEARCHED					
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L29/82, H01L43/08, H01L27/105, G01R33/09, G11B5/39						
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922–1996 Jitsuyo Shinan Toroku Koho 1996–2003 Kokai Jitsuyo Shinan Koho 1971–2003 Troku Jitsuyo Shinan Koho 1994–2003						
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) ISI Web of Science						
C. DOCU	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where app		Relevant to claim No.			
X Y A	WO 01/69655 A2 (ISIS INNOVAT: 20 September, 2001 (20.09.01) Par. Nos. [0029] to [0035]; F & JP 2003-526939 A	<i>,</i> .	1 11,13-17,19, 21,22 2-10,12,18, 20,23-35			
X Y A	US 5747859 A (KABUSHIKI KAIS 05 May, 1998 (05.05.98), Full text & JP 09-128719 A & US		1 11,13-16 2-10,12, 17-35			
Y	EP 1117136 A1 (JAPAN SCIENCE CORP.), 18 July, 2001 (18.07.01), Full text & JP 2001-085763 A & US & WO 01/04970 A1		11,13-17,19, 21,22			
Further documents are listed in the continuation of Box C. See patent family annex.						
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "B" earlier document but published on or after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot step when the document of particular relevance; the claimed invention cannot occursidered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family Date of the actual completion of the international search 27 October, 2003 (27.10.03) Date of mailing of the international search report 11 November, 2003 (11.11.03)						
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer	• • • • • • • • • • • • • • • • • • • •			
Facsimile No.		Telephone No.				



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/09438

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where appropriate, of the relevant pa	assages Relevant to claim No.			
Y	JP 11-238924 A (KABUSHIKI KAISHA TOSHIBA), 31 August, 1999 (31.08.99), Full text (Family: none)	14-17,19,21,			
A	Masaaki TANAKA et al., "III-V-zoku Jisei Har Oyobi Jiseitai/Handotai Hetero Kozo no Epita Seicho to Bussei", Handotai Spin Electronica The Magnetics Society of Japan, 18 March, 19 (18.03.99), pages 13 to 20	axial s,			
P,X	JP 2003-092412 A (Toshiba Corp.), 28 March, 2003 (28.03.03), Full text (Family: none)	13-16			
P,A	JP 2003-152173 A (President of Tohoku University), 23 May, 2003 (23.05.03), Full text (Family: none)	1-35			

Form PCT/ISA/210 (continuation of second sheet) (July 1998)



国際調査報告

国際出願番号 PCT/JP03/09438

A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl' H01L29/82, H01L43/08, H01L27/105					
B. 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl' H01L29/82, H01L43/08, H01L27/105, G01R33/09, G11B5/39					
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 . 日本国公開実用新案公報 1971-2003年 日本国実用新案登録公報 1996-2003年 日本国登録実用新案公報 1994-2003年					
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) ISI Web of Science					
C. 関連すると認められる文献					
引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連する	ときは、その関連する箇所の表示	関連する 請求の範囲の番号			
X WO 01/69655 A2(ISIS INNOVATION L Y 【0035】, 図1 &JP 2003-526939 A	IMITED) 2001. 09. 20, 【0029】 -	1 11, 13–17, 19, 21, 22 2–10, 12, 18, 20, 23–35			
X US 5747859 A(KABUSHIKI KAISHA TO Y &JP 09-128719 A&US 5973334 A A	SHIBA) 1998. 05. 05, 全文	1 11, 13–16 2–10, 12, 17–35			
X C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。			
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する大献であって、当該文献のみで表しては他の特別な理由を確立するために引用する大献であって、当該文献のみで表しては他の特別な理由を確立するために引用する大献である文献であって、当該文献と他の大献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願「&」同一パテントファミリー文献					
国際調査を完了した日 27.10.03 国際調査報告の発送日 1.11.03					
国際關査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 栗野 正明 電話番号 03-3581-1101	4M 9353 内線 3462			



, 国際調査報告

国際出願番号 PCT/JP03/09438

, ENMERTED ESTABLISHED TO STATE OF THE STATE				
C (続き). 関連すると認められる文献				
引用文献の カテゴリー*	 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
Y	EP 1117136 A1 (JAPAN SCIENCE AND TECHNOLOGY CORPORATION) 2001.07.18,全文 &JP 2001-085763 A&US 6456523 B1&WO 01/04970 A1	11, 13–17, 19, 21, 22		
Y	JP 11-238924 A(株式会社東芝)1999.08.31,全文 (ファミリーなし)	14-17, 19, 21, 22		
A	田中雅明外4名,III-V族磁性半導体および磁性体/半導体へテロ構造のエピタキシャル成長と物性,半導体スピンエレクトロニクス,日本応用磁気学会,1999.03.18,pp.13-20	1-35		
PX	JP 2003-092412 A(株式会社東芝)2003.03.28,全文 (ファミリーなし)	13-16		
PA	JP 2003-152173 A(東北大学長)2003.05.23,全文 (ファミリーなし)	1-35		
	·			
	·			